HY5PS1G831CFP-S6 DDR D-RAM beweglicher Flash-Speicher-Chip 128MX8 0.4ns CMOS PBGA60

Flash-Speicher-Chip HY5PS1G831CFP-S6 DDR D-RAM, 128MX8, 0.4ns, CMOS, PBGA60

Eigenschaften

• VDD = 1,8 +/- 0.1V•VDDQ = 1,8 +/- 0.1V
• Aller Input und Ertrag sind mit Schnittstelle SSTL_18 kompatibel
• 8 Banken
• Völlig Differenzzeituhr gibt (CK, /CK) Operation ein
• Doppelte Datenratenschnittstelle
• Quellsynchrondatengeschäft stimmte mit bidirektionalem Datenröhrenblitz überein (DQS, /DQS)
• Differenzialer Daten-Röhrenblitz (DQS, /DQS)
• Datenausgaben auf DQS, /DQS-Ränder, wenn sie gelesen werden (umrandete DQ)
• Dateneingaben auf DQS-Mitten, wenn schreiben Sie (zentriertes DQ)
• Auf Chip DLL richten Sie DQ-, DQS- und /DQS-Übergang mit CK-Übergang aus
• Dm-Maske schreiben Daten-an in die steigenden und fallenden Ränder des Datenröhrenblitzes
• Alle Adressen und Steuereingänge ausgenommen die Daten, Datenröhrenblitze und Datenmasken verriegelt auf den steigenden Flanken der Uhr
• Programmierbare CAS-Latenz 3, 4, 5 und 6 gestützt
• Programmierbare additive Latenz 0, 1, 2, 3, 4 und 5 gestützt
• Programmierbare Explosionslänge 4/8 mit dem Nagen aufeinander folgend und Überlappenmodus
• Interne acht haben Operationen mit einzelnem pulsiertem RAS ein Bankkonto
• Auto erneuern und Selbst erneuern gestützt
• tRAS Aussperrung gestützt
• 8K erneuern Zyklen /64ms
• JEDEC Standard-60ball FBGA (x4/x8), 84ball FBGA (x16)
• Volle Stärkefahrerwahl gesteuert durch EMR
• Auf sterben die gestützte Beendigung
• Weg von der Chip-Fahrer-Widerstand-Anpassung gestützt
• Lesen Sie den gestützten Daten-Röhrenblitz (nur x8)
• Selbst-erneuern Sie Eintritt der hohen Temperatur

• Dieses Produkt ist gemäß dem richtungweisenden Betreffen von RoHS.

Eigenschaft: