Zertifizierung: | Original Parts |
---|---|
Modellnummer: | W971GG6JB-18 |
Min Bestellmenge: | 1 Packer |
Preis: | Negotiation |
Verpackung Informationen: | 10cm x 10cm x 5cm |
Lieferzeit: | 3-5 Arbeitstage |
Zahlungsbedingungen: | T/T, Paypal, Western Union, Übertragungsurkunde und andere |
Versorgungsmaterial-Fähigkeit: | 6000pcs pro Monat |
Einzelteil Numbe: | W971GG6JB-18 | Produkt-Kategorie: | Gedächtnis u. Flash-Speicher |
---|---|---|---|
Speicherkapazität: | 1G-Bit (64Mx16) | Frequenz: | 200MHz |
Volt: | 1.8V | Technology: | SDRAM - DDR2 |
Temp.: | 0°C | 85°C (TC) | Verpackung: | BGA84 |
Markieren: | NAND-Art Flash-Speicher,Flash-Speicher-Prüferchip |
Flash-Speicher-Chip W971GG6JB-18, Speicherchip BGA84 ICs SDRAM DDR2 64Mx16
Eigenschaften | |
---|---|
Art | DDR2 SDRAM |
Organisation | x16 |
Geschwindigkeit | 1066 MT/s |
Spannung | 1,8 V |
Paket | WBGA-84 |
Das W971GG6JB ist ein 1G Stückchen DDR2 SDRAM, als 8.388.608 Wörter x organisiert 8 Banken x 16 Bits. Dieses Gerät erzielt Hochgeschwindigkeitsübertragungsraten bis zu 1066Mb/sec/pin (DDR2-1066) für verschiedene Anwendungen. W971GG6JB wird in die folgenden Gradteile sortiert: -18, -25, 25L, 25I, 25A, 25K und -3. Die -18 Gradteile ist zur Spezifikation DDR2-1066 (6-6-6) konform. Die -25/25L/25I/25A/25K Gradteile sind zur Spezifikation DDR2-800 (5-5-5) konform (die Teile des Grades 25L wird garantiert, um sich zu stützen IDD2P = 7 MA und IDD6 = 4 MA bei der Handelstemperatur, die industriellen Teile des Grades 25I wird garantiert, um -40°C ≤ TCASE ≤ 95°C) zu stützen. Die -3 Gradteile ist zur Spezifikation DDR2-667 (5-5-5) konform.
Die Automobilgradteiltemperatur, wenn Sie angeboten werden, zwei simultane Anforderungen hat: umgebende Temperatur (TA), welches das Gerät umgibt, kann nicht als kleiner als -40°C oder größeres sein, +95°C (für 25A), +105°C (für 25K) und die Gehäusetemperatur (TCASE) nicht kleiner als sein können -40°C oder größeres als +95°C (für 25A), +105°C (für 25K). JEDEC-Spezifikationen erfordern die Bildwiederholfrequenz sich zu verdoppeln, wenn TCASE +85°C übersteigt; dieses erfordert auch Gebrauch von dem Hochtemperaturselbst erneuern Wahl. Zusätzlich müssen ODT-Widerstand und der Input/Output Widerstand herabgesetzt werden, wenn TCASE +85°C. < 0=""> ist.
Alle Steuerung und Adresseneingaben werden mit einem Paar außen gelieferten Differenzzeituhren synchronisiert. Input wird am Koppelpunkt von Differenzzeituhren verriegelt (CLK, das steigen und NICHT fallendes CLK). Alle I/Os werden mit einem unsymmetrischen DQS oder einem Paar des Differenzials DQS- NICHT DQS auf eine Quellsynchrone Mode synchronisiert.
Eigenschaft: