Ram-Gedächtnis H9CCNNN8JTALAR 8Gb für Speicher der Tischrechner-LPDDR3 BGA178

Speicherchip-Speicher D-RAM Speicherchip-H9CCNNN8JTALAR 8Gb LPDDR3 BGA178

H9CCNNN8JTALAR

Eigenschaften:

[FBGA]

[LPDDR3]

• VDD1 = 1.8V (1.7V zu 1.95V)
• VDD2, VDDCA und VDDQ = 1.2V (1.14V bis 1,30)
• Schnittstelle HSUL_12 (Unterminated Hochgeschwindigkeitslogik 1.2V)
• Doppelte Datenratenarchitektur für Befehl, Adresse und Datenbus;
  - alle Steuerung und Adresse ausgenommen CS_n, CKE verriegelten an steigendem und fallendem Rand der Uhr
  - CS_n, CKE verriegelte an steigender Flanke der Uhr
  - zwei Datenzugriffe pro Taktzyklus
• Differenzzeituhrinput (CK_t, CK_c)
• Bidirektionaler differenzialer Datenröhrenblitz (DQS_t, DQS_c)
  - Quellstimmte synchrones Datengeschäft mit bidirektionalem differenzialem Datenröhrenblitz überein (DQS_t, DQS_c)
  - Datenausgaben stimmten mit dem Rand des Datenröhrenblitzes (DQS_t, DQS_c) als Lesevorgang überein
  - Dateneingaben stimmten mit der Mitte des Datenröhrenblitzes überein (DQS_t, DQS_c) wenn Operation SCHREIBEN Sie
• Dm-Masken schreiben Daten am steigenden und fallenden Rand des Datenröhrenblitzes
• Programmierbares RL (gelesene Latenz) und Horizontalebene (schreiben Sie Latenz)
• Programmierbare Explosionslänge: 8
• Auto erneuern und Selbst erneuern gestützt
• Alle haben Auto erneuern ein Bankkonto und pro Bankauto erneuern Sie gestützt
• Selbst-TCSR (temperaturkompensierter Selbst erneuern)
• PASR (teilweiser Reihen-Selbst erneuern), durch Bank-Maske und Segment-Maske
• DS (Antriebs-Stärke)
• DPD (tiefes Abschaltung)
• ZQ (Kalibrierung)
• ODT (auf sterben Beendigung