H9HCNNNBUUMLHR-D-RAM Speicherchip, Gedächtnis 16gb Ram für Personal-Computer-LPDDR4 BGA200

Eigenschaften

· VDD1 = 1.8V (1.7V zu 1.95V)
· VDD2, VDDCA und VDDQ = 1.1V (1,06 bis 1,17)
· VSSQ beendetes DQ signalisiert (DQ, DQS_t, DQS_c, DMI)
· Einzelne Datenratenarchitektur für Befehl und Adresse;
- alle Steuerung und Adresse verriegelten an steigender Flanke der Uhr
· Doppelte Datenratenarchitektur für Datenbus;
- zwei Datenzugriffe pro Taktzyklus
· Differenzzeituhrinput (CK_t, CK_c)
· Bidirektionaler differenzialer Datenröhrenblitz (DQS_t, DQS_c)
- Quellstimmte synchrones Datengeschäft mit bidirektionalem differenzialem Datenröhrenblitz überein (DQS_t, DQS_c)
· DMI-Stiftunterstützung für schreiben die maskierenden Daten und DBIdc-Funktionalität
· Programmierbares RL (gelesene Latenz) und Horizontalebene (schreiben Sie Latenz)
· Explosionslänge: 16 (Nichterfüllung), 32 und Schnell
- Spontan wird Modus von FRAU ermöglicht
· Auto erneuern und Selbst erneuern gestützt
· Alle haben Auto erneuern und verwiesen pro Bankauto erneuern gestützt ein Bankkonto
· Selbst-TCSR (temperaturkompensierter Selbst erneuern)
· PASR (teilweiser Reihen-Selbst erneuern), durch Bank-Maske und Segment-Maske
· Kalibrierung des Hintergrund-ZQ