Oberflächen-Berg-hohe Leistungsfähigkeit des H5TQ4G63CFR-RDC Dram-Speicherchip-256MX16 CMOS PBGA96

Eigenschaften

• VDD=VDDQ=1.5V +/- 0.075V
• Völlig Differenzzeituhr gibt (CK, CK) Operation ein
• Differenzialer Daten-Röhrenblitz (DQS, DQS)
• Auf Chip DLL richten Sie DQ-, DQS- und DQS-Übergang mit CK-Übergang aus
• Dm-Masken schreiben Daten-an in die steigenden und fallenden Ränder des Datenröhrenblitzes
• Alle Adressen und Steuereingänge ausgenommen die Daten, Datenröhrenblitze und Datenmasken verriegelt auf den steigenden Flanken der Uhr
• Programmierbare CAS-Latenz 5, 6, 7, 8, 9, 10, 11, 13 und 14 gestützt
• Programmierbare additive Latenz 0, CL-1 und CL2 gestützt
• Programmierbares CAS schreiben Latenz (CWL) = 5, 6, 7, 8 9 und 10
• Programmierbare Explosionslänge 4/8 mit dem Nagen aufeinander folgend und Überlappenmodus
• Querstations-Schalter spontan
• 8banks
• Durchschnitt erneuern Zyklus (Tcase von 0°C~ 95°C)
  • 7,8 µs an 0°C | 85°C
  • 3,9 µs an 85°C | Handelstemperatur 95°C (0°C | 95°C) industrielle Temperatur (-40°C | 95°C)
• JEDEC Standard-78ball FBGA (x8), 96ball FBGA (x16)
• Fahrerstärke vorgewählt durch EMRS
• Dynamisch sterben an die gestützte Beendigung
• Asynchroner ZURÜCKSTELLEN-Stift gestützt
• ZQ-Kalibrierung gestützt
• TDQS (Beendigungs-Daten-Röhrenblitz) gestützt (nur x8)
• Schreiben Sie Levelization sich stützte
• vorzeitiges Abfangen mit 8 Bits

Technische Attribute

ECCN/UNSPSC